Job Description

At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.
PDK Enablement Engineering Specialist
Summary
As a PDK enablement engineering specialist, you will provide and support the tools and foundry files to enable the circuit implementation teams who build circuits used in cars, cell phones, data centers, etc. using the latest fabrication technologies: finfet, gate all-around, and using the latest Cadence software tools, including AI.
Job description
Cadence Design Systems is seeking PDK enablement engineering specialists to enable foundry PDKs and support the growing analog design and custom layout team building IP using the Cadence design tools (Virtuoso, Pegasus, Quantus, etc.) to build high speed interfaces used in chips found in cars, cell phones, data centers, etc.
You will get the opportunity to collaborate with circuit implementation experts to contribute to the development of exciting chips, work with the best-in-class EDA tools and interact with the Cadence engineering team using developing those tools to improve those tools.
The PDKs installed cover the latest technologies offered from all leading edge foundries in gate all-around and finfet nodes, as well as 2D and 2.5D packaging as well as 3D IC stacking.
PDK enablement task
The PDK enablement team is a part of the Cadence Design IP development group responsible for downloading, formatting, installing, QA and testing, releasing, and maintaining foundry data.
We analyze initial PDKs and following versions to understand the impact of the design PDK, models, DRC, LVS and extraction rules and decks, reliability requirements on design and share this knowledge with the design teams.
Examples of foundry data include physical verification decks, device models, extraction tech files, and Virtuoso PDKs. Those are the fundamental building blocks on which all the design teams rely to build their circuits.
We also create and use existing automation and regression routines to ease the installation and ensure the operation of collateral with various tool versions. The quality, accuracy and reliability of the PDK is critical to the efficiency and quality of the circuit design.
We customize the foundry collateral to improve the design team efficiency and the design quality.
The team interacts with the foundries about the PDK and foundry data, discussing novelties, issues, bugs, etc.
The team also interacts with Cadence R&D teams on tool development, based on PDK learnings.
AdditionalBSEE, MSEE Previous experience in PDK enablement Knowledge of analog design and layout tools and flows Exposure to Cadence Virtuoso Layout and physical verification tools is a plus Team player, driven, self-motivated, innovative and autonomous Attention to details Excellent communication, presentation and customer service skills

==
Specialiste en deploiement et developpement de PDK
Sommaire
En tant que specialiste en specialiste des PDK, vous deploierez, developperez et founirez du support des PDKs des fonderies necessaires aux equipes qui concoivent les circuits integres et leurs layouts utilises dans les voitures, les telephones portables, les centres de donnees, etc., en utilisant les dernieres technologies de fabrication : FinFET, Gate All-Around, et les outils logiciels Cadence les plus recents, y compris l'IA.
Description du poste
Cadence Design Systems recherche des ingenieurs specialises dans les PDK pour batir et supporter les fichiers et outils necessaires a la conception de circuits integres dans les fonderies les plus avancees. Ces fichiers seront utilises par les equipes de conception et de layout analogique. Cette equipe developpe des circuits (IP) a l'aide des logiciels Cadence (Virtuoso, Pegasus, Quantus, etc.) afin de creer des interfaces a haut debit utilisees dans les puces presentes dans les automobiles, les telephones portables, les centres de donnees, etc.
Vous aurez l'opportunite de collaborer avec des experts en conception et layout de circuits pour contribuer au developpement de puces innovantes, de travailler avec des logiciels de pointe et d'interagir avec l'equipe de conception des logiciels de Cadence pour ameliorer ces outils.
Les PDK concernent les dernieres technologies proposees par les fonderies leaders du marche, notamment les noeuds Gate All-Around et FinFET, ainsi que le packaging 2D et 2.5D et l'empilement de circuits integres 3D.
Taches de l'equipe de deploiement et de developpement des PDK
L'equipe responsable des PDK fait partie du groupe de developpement de circuits IP de Cadence Design Systems. Elle est responsable du telechargement, du formatage, de l'installation, de l'assurance qualite, des tests, de la publication et de la maintenance des donnees de fonderie.
Nous analysons les PDK recus et leurs versions ulterieures afin de comprendre l'impact des PDK de conception, des modeles, des regles de conception (DRC), de la verification du niveau de laboratoire (LVS), des regles et fichiers d'extraction, ainsi que des exigences de fiabilite sur la conception. Nous partageons ensuite ces connaissances avec les equipes de conception.
Les PDKs comprennent notamment les fichiers de verification physique, les modeles de composants, les fichiers techniques d'extraction et les fichiers de Virtuoso. Ce sont les elements fondamentaux sur lesquels s'appuient toutes les equipes de conception pour construire leurs circuits.
Nous creons et utilisons egalement des scripts d'automatisation et de regression afin de simplifier l'installation et d'assurer le bon fonctionnement des ressources avec differentes versions d'outils. La qualite, la precision et la fiabilite des PDK sont essentielles a l'efficacite et a la qualite de la conception des circuits.
Nous personnalisons les PDKs afin d'ameliorer l'efficacite des equipes de conception et la qualite des designs. L'equipe interagit avec les fonderies au sujet du PDK en discutant des nouveautes, des problemes, des bogues, etc. Elle collabore egalement avec les equipes de R&D de Cadence sur le developpement d'outils, en s'appuyant sur les enseignements tires du PDK.
Profil recherche :Diplome en genie electrique ou electronique (BSEE ou MSEE) Experience en support CAD analogique (design, layout) ou en PDK Excellente comprehension de la conception de circuits et du layout La connaissance des outils de conception Cadence Composer Schematic et Virtuoso Layout et des outils de simulation et de verification physique est un atout Esprit d'equipe, dynamisme, autonomie, esprit d'innovation Excellentes competences en communication, presentation et service client
The annual salary range for British Columbia is 89,600 CAD to 166,400 CAD. You may also be eligible to receive incentive compensation: bonus, equity, and benefits. Sales positions generally offer a competitive On Target Earnings (OTE) incentive compensation structure. Please note that the salary range is a guideline and compensation may vary based on factors such as qualifications, skill level, competencies and work location. Our benefits programs include: paid vacation and paid holidays, 401(k) plan with employer match, employee stock purchase plan, a variety of medical, dental and vision plan options, and more.
We're doing work that matters. Help us solve what others can't.
We welcome applications from candidates with disabilities and in equity seeking groups. If you have accessibility needs during the application and interview process, we encourage you to make your needs known.